3C-SiCヘテロエピタキシーの分析

I. 3C-SiCの開発史​​

炭化ケイ素（SiC）の重要な多形体である3C-SiCは、半導体材料科学の進歩を通じて発展してきました。1980年代には、西野らによって、化学気相成長法（CVD）を用いてシリコン基板上に4μm厚の3C-SiC薄膜が初めて実現され、3C-SiC薄膜技術の基礎が築かれました。1990年代はSiC研究の黄金時代となり、Cree Research Inc.が1991年と1994年にそれぞれ6H-SiCおよび4H-SiCチップを製品化し、SiCベースのデバイスの商業化を加速させました。

21世紀初頭には、シリコンベースのSiC膜に関する国内研究が進みました。2002年には、葉志珍らによって低温CVD成長シリコンベースのSiC膜が開発され、2001年には、安夏らによって室温マグネトロンスパッタSiC膜が作製されました。しかし、SiとSiC間の大きな格子不整合（〜20％）により、3C-SiCエピ層に高い欠陥密度、特に二重位置境界（DPB）が発生しました。これを軽減するために、研究者は（0001）配向の6H-SiC、15R-SiC、または4H-SiC基板を採用しました。例えば、関らは（2012年）運動学的多形エピタキシャル制御を先駆的に行い、6H-SiC（0001）上に3C-SiCを選択的に成長させました。2023年までに、李迅らによってCVDパラメータが最適化され、4H-SiC基板上にDPBフリーの3C-SiCエピ層が14μm/hの成長速度で実現されました。

​​II. 結晶構造と応用分野​​

SiCポリタイプのなかで、3C-SiC（β-SiC）は唯一の立方晶多形体です。その構造は、SiとC原子が1：1の比率で、ABC積層二重層（C3表記）を持つ四面体ネットワークを形成しています。主な利点には以下が含まれます。

• ​​高い電子移動度​​（室温で1000 cm²・V⁻¹・S⁻¹）、4H/6H-SiCよりも優れており、効率的なMOSFETを可能にします。
• ​​優れた熱伝導率​​（>350 W/m・K）と​​広いバンドギャップ​​（3.2 eV）により、高温（>1000℃）および耐放射線用途をサポートします。
• ​​広帯域透過性​​（UVから中赤外線）と​​化学的慣性​​により、光電子工学および過酷な環境センサーに最適です。

応用分野は以下の通りです。

1. ​​パワーエレクトロニクス​​：低界面トラップ密度（例：<5 × 10¹⁰ cm⁻²・eV⁻¹）を利用した高電圧/高周波MOSFETにより、ゲートリークを低減。
2. ​​MEMS/NEMS​​：シリコンプロセスとの互換性により、ナノスケールデバイス（例：共振器、アクチュエータ）が可能になります。
3. ​​光電子工学​​：高外部量子効率（>60％）の青色LEDおよびフォトディテクタ。
4. ​​量子技術​​：量子回路における超伝導膜（例：MgB₂）の基板。

図1 3C-SiCの結晶構造

​​III. ヘテロエピタキシャル成長法​​

3C-SiCヘテロエピタキシーの主要な技術：

​​1. 化学気相成長法（CVD）​​

• ​​プロセス​​：SiH₄/C₂H₄/H₂混合物を1300〜1500℃でSiまたは4H-SiC基板上で分解。
• ​​ステップ​​：気相反応→前駆体吸着→表面移動→核生成→成長。
• ​​利点​​：温度（±0.5℃）、圧力（50〜80 mbar）、ガス比（C/Si = 0.9〜1.2）の高度な制御性。

​​

2. 昇華エピタキシー（SE）​​

• ​​セットアップ​​：グラファイトるつぼ内のSiC粉末を1900〜2100℃に加熱し、SiC蒸気をより低温の基板上に凝縮。
• ​​利点​​：高い成長速度（>10 μm/h）と原子レベルの表面平滑化。
• ​​制限事項​​：固定されたSi/C比と限られたプロセス調整性。

図2 CVD原理図

​​

3. 分子線エピタキシー（MBE）​​

• ​​条件​​：超高真空（<10⁻¹⁰ mbar）、電子ビーム蒸発Si/Cビームを1200〜1350℃で照射。
• ​​用途​​：量子デバイス用の低欠陥エピ層（<10³ cm⁻²）。

​​

4. ハイブリッドアプローチ​​

• ​​バッファ層​​：イオン注入界面を持つ4H-SiC/3C-SiCヘテロ構造は、DPBを低減（密度<0.3 cm⁻²）。
• ​​HClドーピング​​：欠陥を抑制しながら成長速度を向上（最大20 μm/h）。

図3 SE法を用いた3C-SiCエピタキシャル成長の模式図

​​IV. 課題と今後の方向性​​

​​1. 欠陥制御​​：

• ​​メカニズム​​：格子不整合（Δa/a ≈ 1.5％）と熱膨張異方性がDPBと積層欠陥を誘発。
• ​​解決策​​：歪み補償超格子または勾配ドーピング。

2.​​スケーラビリティ​​：

• ​​ウェーハサイズ​​：熱的均一性の向上（<1℃の変動）による4インチから8インチ基板への移行。

​​

3. デバイス統合​​：

• ​​SiC/GaNハイブリッド​​：高移動度（2000 cm²・V⁻¹・S⁻¹）と熱放散を組み合わせたGaN-on-SiC HEMT用の3C-SiCバッファ。

4. ​​特性評価​​：

• ​​インサイチュモニタリング​​：リアルタイムの欠陥追跡のためのラマン分光法。

​​V. 結論​​

3C-SiCヘテロエピタキシーは、シリコンとワイドバンドギャップ半導体の性能ギャップを埋めます。CVD/MBE成長と欠陥軽減（例：HClアシストCVD）の進歩により、次世代パワーエレクトロニクス、RFデバイス、および量子システムのスケーラブルな生産が可能になります。今後の研究では、原子レベルの欠陥エンジニアリングとハイブリッドヘテロ構造に焦点を当て、超高周波（>100 GHz）および極低温用途を開拓します。

ZMSH Advanced Materialsは、高性能パワーエレクトロニクスおよびRFデバイス向けに調整された​​3C-N型SiC基板​​を含む、包括的な炭化ケイ素（SiC）ソリューションを提供しています。 当社のカスタマイズ可能なプロセスサービスは、EVインバータ、5G通信、および産業用センサーの用途に対応し、多様な形状（例：ウェーハ、インゴット）と寸法（最大12インチウェーハ）に対応します。