ワッファーレベルパッケージング (WLP) の包括的な概要:技術,統合,開発,そして主要なプレーヤー

ワッフルレベルパッケージ (WLP) の概要

Wafer-Level Packaging (WLP) represents a specialized integrated circuit (IC) packaging technology characterized by the execution of all critical packaging processes while the silicon wafer remains intact—prior to dicing into individual chipsWLPは初期の設計では,すべての入力/出力 (I/O) 接続が単一のダイの物理的境界内に完全に閉じ込められることを明示的に要求しました.真のチップスケールパッケージ (CSP) 構造を実現するこの連続的な処理は,ファンインWLPの基礎となる.

システム統合の観点から,このアーキテクチャの主な制約は以下にあります.

1. I/O接続の必要な数を,ダイの下の限られたスペース内に配置する.
2. 後の印刷回路板 (PCB) のルーティング設計との互換性を確保する.

WLPは,小型化,より高い動作頻度,コスト削減の絶え間ない需要によって,従来のパッケージングソリューション (例えば,この厳格な要件を満たしていない場合.

ファンアウトWLPへの進化
 

WLPの風景は,標準的なファンイン構造の制限に挑戦する革新的なパッケージングソリューションを含むように拡大しました.現在,ファンアウトWLP (FO-WLP) と分類されています. 核心プロセスは以下を含みます:

1. デイエンベッディング:シングル化型マートは,標準的なウエファー形状因数を持つポリマーまたは他の基板材料に置き,再構成されたウエファーを作ります.
2. RDL拡張:人工ウエーファーには 従来のウエーファーと同じ梱包処理が行われます.ファンアウト再配分層 (RDL) を可能にし,電気相互接続を元のダイフットプリントを超えて拡張する.

この突破は,小型化模具が物理的な拡大なしで標準的なWLPボールグリッド配列 (BGA) のピッチと互換性を維持することを可能にします.WLPの適用は,単一のシリコンウエファーを超えて,ハイブリッドウエファーレベルの基板を含みます.WLP に分類されています.

トランスシリコンバイア (TSV),インテグレテッド・パシブ・デバイス (IPD),チップ・ファースト/チップ・ラスト・ファン・アウト・テクニック,MEMS/センサ・パッケージング,異質なプロセッサ・メモリ統合の導入により,WLP の様々なアーキテクチャが商業化を達成しました.図1で示したように,スペクトルは以下の範囲に及びます.

• 低I/Oウエファーレベルチップスケールパッケージ (WLCSP)
• 高I/O密度で複雑なファンアウトソリューション

これらの進歩により ワッフルレベルのパッケージングの 新しい次元が開けました

図 1 WLP を使った異質的統合

I. ワイファーレベルチップスケールパッケージング (WLCSP)
 

WLCSPは2000年頃に登場し,主に単層包装に限定された.その固有の設計により,WLCSPは複数のコンポーネントの統合能力を制限している.図2は,単型WLCSPの基本構造を示しています..

図2 基本単一モード

歴史 的 背景

WLCSP以前は,ほとんどの包装プロセス (例えば,磨き,切断,ワイヤ結合) は機械的であり,切断後に実行される (図3).

図3 伝統的な包装プロセス流程

WLCSPは,1960年代からIBMが先駆的に実施したウェーファーバッピングから自然に進化した.主要な違いは,伝統的なバッピングと比較してより大きなピッチの溶接ボールを使用することにある.普通の包装とは違って,ほぼすべてのWLCSPプロセスは,フルウエファーで並行して実行されます (図4).

図4 ワイファーレベルのチップスケールパッケージ (WLCSP) プロセスフロー

進歩 と 課題

1. ミニチュア化:WLCSPの直射型マート・ア・パッケージアプローチは,コンパクトモバイルデバイスで広く採用されている,商業的に実行可能な最小のフォームファクタを生成します.
2. RDL統合:初期のバージョンは,アンダーバンプ金属化 (UBM) と溶接ボールのみに依存した. 複雑性が高まるため,ボンドパッドからボール配置を切り離す再配分層 (RDL) が必要になった.構造的複雑性が高まる.
3. 異質統合:イノベーションにより",オポッサム式"の積み重ねが可能になった. 細工された二次模具のフリップチップは,主模具の下に結合され,溶接ボール隙間に正確に固定されている (図5).

図 5 WLCSP,第2模具は下側に設置されています

3D統合

トランスシリコンバイアス (TSV) の登場により,WLCSPでは双面接続が容易になった.TSV統合は"via-first"および"via-last"アプローチを採用しているが,WLCSPは"via-last"方法論を採用している.この方法によって:

• 副模具の上部マウント (例えば,MEMSでは論理模具/アナログ模具,またはその逆) (図6)

図6 WLCSP 透けるシリコンバイアス 双面マウント

• 自動車用CMOS画像センサーのチップオンボード (COB) パッケージの交換 (例えば,5.82mm × 5.22mm,3.1の側面比TSVと850μm厚のBSIパケット,99.27%のシリコン含有量) (図7).

図7 (a) CIS-WLCSP構造の3次元図. (b) CIS-WLCSPの横断図.

信頼性と産業動向

プロセスのノードが縮小し,WLCSPの寸法が拡大するにつれて,信頼性やチップ・パッケージ相互作用 (CPI) の課題は,製造,取り扱い,PCB組立を網羅する範囲で強化されます.

• 6 面 (6S) 保護:ファンイン Mシリーズ (デカ・テクノロジーズのライセンス) のようなソリューションは,サイドウォールの保護ニーズに対応します.

• サプライチェーン:OSAT (ASE/SPIL,Amkor,JCET) が支配しており,鋳造工場 (TSMC,サムスン) とIDM (TI,NXP,STMicroelectronics) が重要な役割を果たしています.

ワイファーレベルのパッケージングソリューションの専門プロバイダーとしてZMSHは,半導体アプリケーションの増大する需要を満たすためにファンインとファンアウト構成を含む先進的なWLP技術を提供していますMEMS,センサー,IoTデバイスの高密度インターコネクトと異質な統合の専門知識で,設計から量産までのエンドツーエンドサービスを提供しています.私たちのソリューションは,小型化とパフォーマンス最適化における主要な業界課題に対応しています製品開発サイクルを加速させるのに役立ちます. 衝突,RDL形成,最終テストの豊富な経験により,我々は信頼性の高い,費用対効果の高いパッケージングソリューション.