GaNデバイスが研究開発段階から大量生産へと移行するにつれて、シリコンは、大口径GaNエピタキシーにとって最も経済的に実行可能な基板として台頭してきました。しかし、GaN-on-Si を150 mm以上、特に200 mmや300 mmへと拡大することは、転位密度や移動度よりも制限要因となることが多い機械的な課題を提起します。それは、ウェーハの反りと歪みです。
電気的欠陥とは異なり、機械的変形はIV特性やホール測定にすぐには現れません。代わりに、リソグラフィの焦点のずれ、オーバーレイ精度の低下、ハンドリング中のウェーハ破損リスクの増加によって、静かに歩留まりを蝕みます。したがって、反りを理解し、軽減することは、周辺的な材料の問題ではなく、コアとなる統合の問題です。
GaN-on-Siにおけるウェーハの反りは、熱的なミスマッチ、格子歪み、および膜応力の蓄積の組み合わせに起因します。
GaNの熱膨張係数（CTE）（〜5.6 × 10⁻⁶ K⁻¹）は、シリコン（〜2.6 × 10⁻⁶ K⁻¹）よりも著しく高くなっています。1000℃を超えるエピタキシャル成長温度からの冷却中に、GaNは基板であるシリコンよりも収縮します。この差動収縮は、GaN層に引張応力を、シリコンに圧縮応力を誘起し、その結果、巨視的なウェーハの曲率が生じます。
ウェーハ径が大きくなると、この曲率は非線形的にスケールします。100 mmウェーハで許容できる反りであっても、膜厚や組成が変わらなくても、200 mmウェーハではリソグラフィの仕様を超える可能性があります。
反りを低減するための最も効果的な戦略は、活性GaN層ではなく、その下のバッファスタックから始まります。
最新のGaN-on-Siエピタキシーは、AlN核生成層とそれに続く傾斜AlGaNまたは超格子構造を含む、複雑な多層バッファアーキテクチャに依存しています。これらの層は、格子ミスマッチを調整し、熱応力を管理するという2つの目的を同時に果たします。
アルミニウム組成勾配、バッファ厚、および超格子周期性を注意深く調整することにより、冷却中に発生する引張応力を部分的に相殺する制御された圧縮応力を導入することが可能です。バッファは、GaNとシリコンの間の機械的な「ショックアブソーバー」として効果的に機能します。
ただし、バッファ層はトレードオフをもたらします。厚すぎると熱伝導率が低下し、エピタキシャル時間が長くなる一方、過度な応力補償はクラック密度を増加させる可能性があります。したがって、最適な設計には、力任せの応力キャンセルではなく、機械的性能と熱的性能の同時最適化が必要です。
シリコン基板の選択は、固定された境界条件として扱われることが多いですが、実際には強力な調整パラメータです。
より厚いシリコンウェーハは、より高い曲げ剛性を示し、同じエピタキシャル応力に対して最終的な反りを低減します。ただし、厚さの増加は、装置の互換性や標準的なハンドリングプロトコルと矛盾します。そのため、多くのファブは狭い厚さの範囲内で運用し、応力制御をエピタキシャルスタックに戻すことを余儀なくされています。
結晶配向も重要です。ほとんどのGaN-on-Si成長では、GaNとの六方対称性の互換性を提供するSi（111）が使用されます。ただし、わずかなミスカット角度は、応力緩和経路やクラック伝播挙動に影響を与え、間接的に巨視的な歪みに影響を与える可能性があります。
直径が大きくなるにつれて、基板エンジニアリングは、格子整合よりも機械システム設計に重点が置かれるようになります。
熱履歴は、最終的なウェーハ形状を決定する上で重要な役割を果たします。
冷却中の急激な温度ランプは、ウェーハの厚さ全体にわたって応力勾配を「ロックイン」する傾向があり、反りと不均一な歪みを増幅させます。制御された多段階冷却プロファイルにより、転位の滑りや界面クリープによる部分的な応力緩和が可能になり、残留曲率が低減されます。
同様に、ピーク成長温度を下げること（材料品質と互換性がある場合）は、総熱変動、ひいては絶対CTEミスマッチ歪みを低減します。これは結晶品質にわずかな影響を与える可能性がありますが、トレードオフは、大口径での製造可能性にとって有利になる可能性があります。
実際には、ウェーハの反りの最適化には、純粋な電子性能指標を超えて「最適」な成長条件を再定義することが必要になることがよくあります。
反り制御への新たなアプローチは、ウェーハ全体での応力対称性の回復に焦点を当てています。
裏面膜（エンジニアリングされた誘電体コーティングや応力補償層など）は、エピタキシー後に堆積して、表面のGaN応力を相殺することができます。MEMS製造では一般的ですが、この概念はGaN-on-Si製造ではまだ比較的未開拓です。
裏面の薄膜化と研磨プロセスも、最終的な歪みに影響を与えます。不均一な厚さの除去は、エピタキシャル反りを悪化させたり、部分的に修正したりする曲率勾配を導入します。これは、プロセス制御によって異なります。
GaN-on-Siが真のCMOSライン互換性に向かうにつれて、このような全体的なウェーハレベルの応力バランス戦略が重要性を増す可能性があります。
大口径GaNエピタキシーにおける最も重要な概念的転換の1つは、ウェーハの反りを、成長後の欠陥ではなく、制御可能なプロセスパラメータとして扱うことです。
バッファ設計、温度プロファイル、およびウェーハ履歴と相関する高解像度の反りおよび歪みマッピングにより、クローズドループ最適化が可能になります。高度なファブでは、反りの目標は、最終的な合格基準としてだけでなく、プロセスステップごとに定義されることが増えています。
このデータ駆動型のアプローチは、GaN製造を、シリコン歪みエンジニアリングで長年使用されてきた哲学と一致させます。そこでは、応力が意図的に導入、測定、および利用され、単に最小化されるだけではありません。
大口径GaN-on-Siエピタキシーにおけるウェーハの反りを最小限に抑えることは、もはや応力の除去ではありません。これは、基本的な材料のミスマッチを考えると不可能なタスクです。代わりに、原子界面からウェーハ全体の力学まで、長さのスケール全体で応力をインテリジェントに設計することです。
業界が200 mm以上へと移行するにつれて、成功は、材料の漸進的な改善よりも、基板、バッファ、熱プロセス、およびメトロロジーのシステムレベルの共同設計にかかっています。この意味で、ウェーハの反りは迷惑なパラメータではなく、エピタキシャルスタック全体の機械的健全性への診断ウィンドウです。
GaN-on-Siにとって、曲率をマスターすることは、最終的に電子をマスターすることと同じくらい重要になる可能性があります。
GaNデバイスが研究開発段階から大量生産へと移行するにつれて、シリコンは、大口径GaNエピタキシーにとって最も経済的に実行可能な基板として台頭してきました。しかし、GaN-on-Si を150 mm以上、特に200 mmや300 mmへと拡大することは、転位密度や移動度よりも制限要因となることが多い機械的な課題を提起します。それは、ウェーハの反りと歪みです。
電気的欠陥とは異なり、機械的変形はIV特性やホール測定にすぐには現れません。代わりに、リソグラフィの焦点のずれ、オーバーレイ精度の低下、ハンドリング中のウェーハ破損リスクの増加によって、静かに歩留まりを蝕みます。したがって、反りを理解し、軽減することは、周辺的な材料の問題ではなく、コアとなる統合の問題です。
GaN-on-Siにおけるウェーハの反りは、熱的なミスマッチ、格子歪み、および膜応力の蓄積の組み合わせに起因します。
GaNの熱膨張係数（CTE）（〜5.6 × 10⁻⁶ K⁻¹）は、シリコン（〜2.6 × 10⁻⁶ K⁻¹）よりも著しく高くなっています。1000℃を超えるエピタキシャル成長温度からの冷却中に、GaNは基板であるシリコンよりも収縮します。この差動収縮は、GaN層に引張応力を、シリコンに圧縮応力を誘起し、その結果、巨視的なウェーハの曲率が生じます。
ウェーハ径が大きくなると、この曲率は非線形的にスケールします。100 mmウェーハで許容できる反りであっても、膜厚や組成が変わらなくても、200 mmウェーハではリソグラフィの仕様を超える可能性があります。
反りを低減するための最も効果的な戦略は、活性GaN層ではなく、その下のバッファスタックから始まります。
最新のGaN-on-Siエピタキシーは、AlN核生成層とそれに続く傾斜AlGaNまたは超格子構造を含む、複雑な多層バッファアーキテクチャに依存しています。これらの層は、格子ミスマッチを調整し、熱応力を管理するという2つの目的を同時に果たします。
アルミニウム組成勾配、バッファ厚、および超格子周期性を注意深く調整することにより、冷却中に発生する引張応力を部分的に相殺する制御された圧縮応力を導入することが可能です。バッファは、GaNとシリコンの間の機械的な「ショックアブソーバー」として効果的に機能します。
ただし、バッファ層はトレードオフをもたらします。厚すぎると熱伝導率が低下し、エピタキシャル時間が長くなる一方、過度な応力補償はクラック密度を増加させる可能性があります。したがって、最適な設計には、力任せの応力キャンセルではなく、機械的性能と熱的性能の同時最適化が必要です。
シリコン基板の選択は、固定された境界条件として扱われることが多いですが、実際には強力な調整パラメータです。
より厚いシリコンウェーハは、より高い曲げ剛性を示し、同じエピタキシャル応力に対して最終的な反りを低減します。ただし、厚さの増加は、装置の互換性や標準的なハンドリングプロトコルと矛盾します。そのため、多くのファブは狭い厚さの範囲内で運用し、応力制御をエピタキシャルスタックに戻すことを余儀なくされています。
結晶配向も重要です。ほとんどのGaN-on-Si成長では、GaNとの六方対称性の互換性を提供するSi（111）が使用されます。ただし、わずかなミスカット角度は、応力緩和経路やクラック伝播挙動に影響を与え、間接的に巨視的な歪みに影響を与える可能性があります。
直径が大きくなるにつれて、基板エンジニアリングは、格子整合よりも機械システム設計に重点が置かれるようになります。
熱履歴は、最終的なウェーハ形状を決定する上で重要な役割を果たします。
冷却中の急激な温度ランプは、ウェーハの厚さ全体にわたって応力勾配を「ロックイン」する傾向があり、反りと不均一な歪みを増幅させます。制御された多段階冷却プロファイルにより、転位の滑りや界面クリープによる部分的な応力緩和が可能になり、残留曲率が低減されます。
同様に、ピーク成長温度を下げること（材料品質と互換性がある場合）は、総熱変動、ひいては絶対CTEミスマッチ歪みを低減します。これは結晶品質にわずかな影響を与える可能性がありますが、トレードオフは、大口径での製造可能性にとって有利になる可能性があります。
実際には、ウェーハの反りの最適化には、純粋な電子性能指標を超えて「最適」な成長条件を再定義することが必要になることがよくあります。
反り制御への新たなアプローチは、ウェーハ全体での応力対称性の回復に焦点を当てています。
裏面膜（エンジニアリングされた誘電体コーティングや応力補償層など）は、エピタキシー後に堆積して、表面のGaN応力を相殺することができます。MEMS製造では一般的ですが、この概念はGaN-on-Si製造ではまだ比較的未開拓です。
裏面の薄膜化と研磨プロセスも、最終的な歪みに影響を与えます。不均一な厚さの除去は、エピタキシャル反りを悪化させたり、部分的に修正したりする曲率勾配を導入します。これは、プロセス制御によって異なります。
GaN-on-Siが真のCMOSライン互換性に向かうにつれて、このような全体的なウェーハレベルの応力バランス戦略が重要性を増す可能性があります。
大口径GaNエピタキシーにおける最も重要な概念的転換の1つは、ウェーハの反りを、成長後の欠陥ではなく、制御可能なプロセスパラメータとして扱うことです。
バッファ設計、温度プロファイル、およびウェーハ履歴と相関する高解像度の反りおよび歪みマッピングにより、クローズドループ最適化が可能になります。高度なファブでは、反りの目標は、最終的な合格基準としてだけでなく、プロセスステップごとに定義されることが増えています。
このデータ駆動型のアプローチは、GaN製造を、シリコン歪みエンジニアリングで長年使用されてきた哲学と一致させます。そこでは、応力が意図的に導入、測定、および利用され、単に最小化されるだけではありません。
大口径GaN-on-Siエピタキシーにおけるウェーハの反りを最小限に抑えることは、もはや応力の除去ではありません。これは、基本的な材料のミスマッチを考えると不可能なタスクです。代わりに、原子界面からウェーハ全体の力学まで、長さのスケール全体で応力をインテリジェントに設計することです。
業界が200 mm以上へと移行するにつれて、成功は、材料の漸進的な改善よりも、基板、バッファ、熱プロセス、およびメトロロジーのシステムレベルの共同設計にかかっています。この意味で、ウェーハの反りは迷惑なパラメータではなく、エピタキシャルスタック全体の機械的健全性への診断ウィンドウです。
GaN-on-Siにとって、曲率をマスターすることは、最終的に電子をマスターすることと同じくらい重要になる可能性があります。
