AIデータセンター,6G無線システム 衛星通信 高解像度のレーダーにより 高周波や帯域幅に移動します従来のシリコンCMOSは性能限界に近づいています.
インディアム・リン酸塩,ガリウム・アルセニド,ガリウム・ナトリドは,性能を重視する機能において,シリコンよりも高い増幅,出力,動作頻度,または電力効率を提供することができる.しかし,III-Vの半導体材料から広域システム全体を製造するのは高価でスケーリングが困難です.
III-V チップレット統合は,より実用的なアプローチを提供します.小型のInP,GaAsまたはGaNマートが,それらの材料の性質が測定可能な利点を提供する場合にのみ使用できます.300mmのシリコンインターポーザー高密度のインターコネクト,受動部品,シリコン経路,CMOSデバイスへの接続
この建築は,III-V材料の電気性能と,シリコン技術の製造規模と経路密度を組み合わせています.同じ基板に異なる模具を配置するよりもはるかに多くに依存します.
切片の厚さ,粘着パッドの共平面性,表面の平面性,挿入器の弓,配列の精度,熱膨張,熱除去は,すべて完成品の性能と信頼性に影響を与える.
シリコンCMOSは成熟した200mmと300mmの製造,高トランジスタ密度,比較的低生産コストを提供しています.デジタル論理,制御,校正,信号処理と多くの混合信号機能.
ミリメートル波およびサブテラヘルツ周波数では,シリコンはシステムのすべての部分で必要な加益,出力,騒音性能,効率の組み合わせを提供できない可能性があります.
III-V材料はこれらの性能のギャップを埋める.
論理,RF増幅器,スイッチ,光学ドライバ,および受動部品を 1 つの材料で製造しようとするのではなく,各機能は最も適切な技術に割り当てることができます.
典型的な異質系は以下のものを組み合わせる.
この機能的分離により,高価なIII-V材料の量を削減し,同時に各チップレットを最適化されたプロセスで製造することができます.
インディアム・フォスフィードは,特に100GHz以上で動作する回路に魅力的です. InPヘテロジャンクション双極トランジスタと高電子移動性トランジスタは,高いキャリア速度を提供することができます.非常に高い周波数で強い増幅と低騒音性能.
潜在的な InP チップレット機能には以下のものがある.
課題は InPウエーファーが シリコンウエーファーよりも小さく 脆く 高価だからです完成した InP ワッフルを小さな機能的なチップレットに変換することで,利用可能な材料をより効率的に利用できます.
ガリウムアルセニドは,マイクロ波およびRFデバイスのための確立された製造エコシステムを持っています.高周波性能,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波低騒音と信頼性の高い電源増幅が必要です.
GaAsのチプレットには以下のような機能があります
一般的に,GaAsは,シリコンベースのRF技術とより専門的なInPまたはGaNデバイスの間で性能とコストの位置を占めています.
ガリウムナイトライドは高分解場,高電源密度,高周波性能を組み合わせています要求された運用条件下で高い出力力を提供しなければならないRF電源増幅器のために特に価値があります.
GaN チプレット は,以下で使用できます.
濃縮された熱を生成し,慎重な熱設計が必要です. 基板の選択,バックサイド金属化とダイアセット構造は,達成可能な出力力と長期的信頼性に強く影響します..
シリコンインターポーザーとは,活性チップレットとパッケージ基板または印刷回路板の間に置かれた中間基板である.
基本的な機械式キャリアとは異なり,RFシリコンインターポーザーには以下の機能的な電気構造が含まれます.
300mmのシリコンプラットフォームを使用することで,これらの機能は先進的な半導体工場から派生した機器とプロセスで製造できます.
RFインターポーザーは,短距離接続でもシステムの性能に 大きく影響する周波数で,損失と寄生虫の振る舞いを制御する必要があります.介電性表面の荒さ,戻り路線,層間の移行はすべて考慮されなければならない.
最近の300mm RFインターポーザー開発では,325 GHzに拡張された動作と非常に低い挿入損失を持つInPチップレット統合が実証されています.これは,シリコンインターポーザーが 単なる受動チップキャリアではなく, システムレベルのアクティブ統合プラットフォームとして機能することを示しています.
III-Vウエファー領域は高価である.大型インダクタ,コンデンサまたは他の受動部品に使用すると,材料の主要な利点を利用することなくチップサイズを増加させることができます.
選択した受動関数をシリコンインターポーザーに移動すると,
高密度の埋め込みコンデンサは,地方電源供給と分離に特に重要です. Recent research on 300 mm RF silicon interposers has reported capacitance-density improvements of approximately 10 to 100 times compared with conventional capacitors integrated directly in some III-V processes.
介着器は中立な基板ではなく,電気設計の一部になります.
III-Vチップレットをシリコンインターポーザーに固定するためにいくつかの結合アプローチを検討することができます.
熱圧縮結合は,制御された熱と圧力を適用し,金属パッドまたはマイクロポンプ間の電気的および機械的な接続を形成する.
可能性のある金属工学分野は以下の通りである.
この方法は強い結合と細い相互接続ピッチを提供できますが,完全な温度と圧力サイクルがIII-Vダイとインターポーザースタックと互換的である必要があります.
フリップチップ結合は溶接微小パムで比較的成熟しており,溶接再流によって表面の高さの変動に対応できる.
しかし,溶接器の関節の寸法,金属間形成,流体残留,満たし不足の動作は制御する必要があります.溶接ボンプ幾何学も相互接続インダクタンスとインピーダンスの不連続性に貢献します.
直接の銅または金結合は,より細い相互接続ピッチとより短い電気経路をサポートすることができます.非常に清潔で滑らかでコプラナーな表面が必要です.
粒子やオキシド層や 地形は 完全に接触を妨げ 電気的に開いた 機械的に弱い関節を 作り出します
ハイブリッド結合は,同時に金属の相互接続と周囲の電解質表面を結合する.非常に細いピッチを達成することができますが,表面の平坦性,清潔性,並び方を厳格に制御する必要があります..
このプロセスは高密度の統合に魅力的ですが,III-Vチップレットによる異なる材料と機械的特性により,慎重なプロセス開発が必要です.
レーザーアシスタント結合は,ウェーファーとパッケージスタック全体を同じ温度に熱すのではなく,結合インターフェースに局所的な熱を供給します.
潜在的利点は以下の通りです.
2026年,imecは,300mm RF シリコンインターポーザーにIII-V チプレットのレーザー補助結合を報告し,配列精度は600nm未満,回転誤配度は0未満であった.43 台の装置を横切る 05 度RF測定により,組み立て後も性能が維持されたことが示された.
これらの結果は,生産の資格はまだ広範な信頼性,流出量および生産量評価を必要とするが,局所的な結合の可能性を示しています.
微細なピッチのチップレット結合は,交配表面が均等に接触することを要求します.もしチップレットまたはインターポーザーが十分に平らでない場合,いくつかの接続は正しく結合し,他の接続は開いているまままたは不十分な圧力を経験します..
重要な幾何学パラメータは以下のとおりである.
グローバル・ウエファー・ボウは,300mmのインターポーザー全体の曲率を記述する.ローカル・フラットネスは,個々のチップレットが占める領域内の小さな変化を記述する.
どちらも重要だ
ワッフルは,グローバル・ボウ仕様を満たすかもしれないが,小さなIII-Vダイを妨害するローカル・トポグラフィーを含んでいる.固有性のある粘着場は,完全なウエファーが粘着チャックに均等に保持できない場合,まだ処理が困難である可能性があります..
ボークとウォープは,インターポーザー製造プロセスのいくつかの部分によって生成される.
金属密度は可能な限り均等に分散されるべきである.インターポーザーの片側には銅が豊富で,もう片側には金属が少ないエリアがある場合,不均等なストレスを発生させ,局所的な歪みが生じる.
ワッフルの弓は,再配分層加工前,金属化後,薄化後,最終熱循環後を含むいくつかの段階で測定されるべきである.
電気経路長を短縮したり,熱性能を向上させたり,パッケージの高さの要件を満たすためにIII-Vチップレットが薄められる場合が多い.
しかし,薄いInPおよびGaAsマートズは脆弱である.磨削損傷,縁の切片および残留ストレスは,ピックアンドプレースおよび結合中にマートスの強さを低下させることがあります.
重要なチップレットパラメータは以下の通りである.
バックサイド・グライディングは,通常,ストレスの緩和プロセスが続く.材料と用途に応じて,これは,磨き,乾燥エッチング,湿気エッチングまたはプラズマ処理を含む可能性があります.
滑らかな裏面は金属粘着と熱接着を改善し,過度の荒さや汚染は熱耐性を高める可能性があります.
バンプピッチとパッドの寸法が縮小するにつれて,アライナメントは難しくなります.結合システムは以下を補償する必要があります.
アライナインメントマークは,以前の処理段階の後も目に見えるままで,地元の結合領域を正確に表現するように位置付けられるべきである.
RFデバイスでは,誤った配列は,開かれた接続のリスクを生み出すだけでなく, 相互接続の幾何学を変え,寄生容量も導入します.誘導性またはインピーダンスの不連続性.
これは特にミリ波周波数やサブテラヘルツ周波数において重要です
直接金属とハイブリッド結合には,非常に滑らかな表面が必要です.局所的な粒子や突出物が周囲の領域が結合するのを防ぐことができます.
汚染源には以下が含まれます.
表面の準備には,濡れ洗浄,プラズマ活性化,酸化除去,制御された乾燥が含まれます.
この処理は,薄い金属パッド,介電層,露出したIII-V表面を損傷することなく汚染を除去しなければならない.
粒子の検査は,挿入器と個々のチップレットの両方をカバーする必要があります. 清潔な挿入器のウエファーは,汚染された既知の良いマースを補償することはできません.
結合組成物は,異なる熱膨張係数を持つ材料を含んでいる.
室温の推定値には以下の値が含まれます.
| 材料 | 典型的なCTE |
|---|---|
| シリコン | 約2.6ppm/K |
| インディアム・フォスフィード | 約4.5ppm/K |
| ガリウムアルセニード | 約5.7ppm/K |
| ガリウムナイトリド | 約5−6ppm/K |
| 銅 | 約16~17ppm/K |
正確な値は温度,結晶の向き,材料の状態に依存する.
組み立てが加熱され冷却されると,材料は異なる量で膨張します.これはチプレット,ブンプ,アンダーフィール,インターポーザーにストレスを生み出します.
繰り返された熱循環は,以下に寄与します.
小型のチップレットでは,大きなIII-Vダイよりも全体の膨張不一致が少なくなります.これはチップレットアーキテクチャが機械的統合を改善する理由の一つです.細角関節は依然として高い局所的なストレスを経験することがあります.
3V・V・チプレットでは,同じ熱負荷を生成しない.
GaN RF パワーアンプは,高度に集中したホットスポットを作成することがあります. InPおよびGaAsデバイスは,特に加益,ノイズ,信頼性が安定している場合,ジャンクション温度にも敏感である可能性があります.
主な熱路は次の通りを通過することができる.
それぞれのインターフェースは 熱抵抗を加えます
密度の高い再配分層,介電層,熱を分散させるため,熱路を中断する可能性があります.
熱設計の選択肢には,次のものが含まれます.
正確な解決策は,電力の密度,容認可能な交差点温度,熱を横に散布するか,直ぐにチップレットの後部から除去するかによって異なります.
電気設計と熱設計は独立して最適化することはできません.
大型の地面平面は,RFの振る舞いを改善し,同時にストレスと熱の拡散も変化させることができる.厚いポリマー層はRF損失を軽減するが熱抵抗を増加させる.密度の高い金属構造は,寄生性結合を導入しながら,熱伝導を向上させることができる.
チップレット配置には,次のことが考慮されるべきです.
高功率のGaNチップレットは,熱結合を分析しない限り,熱感受性のあるInP受信機の隣に配置してはならない.
システムレベルでのシミュレーションは,インターポーザーレイアウトが完成する前に電磁,熱,機械モデルを組み合わせなければならない.
低補填は機械的ストレスを分散し,細いインターコネクションを保護しますが,その介電性および熱性特性はRF性能に影響を及ぼします.
重要な不充填パラメータは以下の通りである.
高周波では,信号ブンプの周りを満たさないと,地元の電磁環境が変化する.したがって,材料の選択はRFモデリングに含まれなければならない.
穴のない流れは,ボンプピッチが減少し,チップレット面積が増加するにつれて難しくなります.流体残留物または表面汚染は毛細血管の充填をさらに制限することができます.
簡素化されたIII-Vチップレット統合プロセスには,以下の要素が含まれます.
正確な順序は,溶接結合,熱圧縮,直接結合,ハイブリッド結合,レーザー補助結合を使用するかどうかに依存します.
推奨される検査方法は以下の通りです.
すべての欠陥を特定する単一の技術はない.例えば,X線画像は,バンプ幾何学を明らかにすることができるが,スキャン音声顕微鏡は,特定の空白と脱層を検出するのにより適している.
測定データと電気およびRFの結果が相関して,どの物理的欠陥が実際に装置の性能に影響を与えるかを特定する必要があります.
シリコンインターポーザーとIII-Vチップレットを購入する際には,以下を指定する必要があります.
RFシリコンインターポーザーのIII-Vチップレットでは,以下に対応できる:
同じ統合プラットフォームは,単一の単一プロセスですべての機能を再設計するのではなく,チップレットの組み合わせと配置を変更することで適応できます.
III-V材料は選択された機能では優れた性能を提供していますが,大型デジタルおよび受動回路ではシリコンよりも高価でスケーラブル性が低いものです.チプレットは,最も利益をもたらす地域のためにIII-V材料を予約します.
シリコンインターポーザーは,より細かなルーティング,より正確な幾何学,より小さな相互接続,統合された受動構造をサポートすることができます.これらの利点は非常に高い周波数で重要になります.
InPは超高周波および光電子機能に魅力的です.GaAsは成熟したRFパフォーマンスを提供します.GaNは,高い電源密度と分解強度が必要な場合に好ましいです.多くのシステムでは 1 つ以上の材料を使用することがあります.
細角粘着は,表面の清潔さ,局所的な平坦性,突起の共平面性,並び方,熱圧の同時制御を必要とする.任意の領域の障害は,生産量を低下させる可能性があります.
そうです. ダイ・トゥ・ワッファー統合の利点の一つは,より小さなInP,GaAs,GaNワッファーで製造されたチップレットが 300mmのシリコンプラットフォームに組み立てられるということです.
チペルトは異なる熱密度を生成し,熱は複数のインターフェースを通過しなければならない.RF最適化された介電体および相互接続構造も熱経路を制限する可能性がある.
300mm RF シリコンインターポーザーに III-V チップレットを統合することで,InPの高周波と高電力性能を組み合わせる実用的な方法が提供されます.シリコンCMOSの製造スケールでGaAsとGaN.
高価なIII-V材料の量を削減し インタポーザーに受動部品を移動し AIデータセンター,6G通信のための コンパクトなシステムを作り出すことができますレーダーと衛星アプリケーション.
しかし,異質な統合は,機械的および熱学的要求を強要します.
インターポーザーTTV,弓,局所平坦性,チップレット厚さ,パッドのコプラナリティ,並べ方精度が,細角の接続が信頼的に形成されるかどうかを決定します.熱膨張の差異は,結合と動作中にストレスを発生させる集中したIII-Vホットスポットでは,注意深く設計された熱除去経路が必要です.
電気,機械,熱の共同設計が必要です. 購入者は完全な材料スタックを定義する必要があります.チップレットとインターポーザー仕様を選択する前に結合プロセスと信頼性の目標.
工業が孤立したデモから 製造可能な異質なシステムへと 移行するにつれて 一貫したウエファー幾何学高度な粘着とウエファーレベルの計測は III-V 材料の性能と同じくらい重要になります.
AIデータセンター,6G無線システム 衛星通信 高解像度のレーダーにより 高周波や帯域幅に移動します従来のシリコンCMOSは性能限界に近づいています.
インディアム・リン酸塩,ガリウム・アルセニド,ガリウム・ナトリドは,性能を重視する機能において,シリコンよりも高い増幅,出力,動作頻度,または電力効率を提供することができる.しかし,III-Vの半導体材料から広域システム全体を製造するのは高価でスケーリングが困難です.
III-V チップレット統合は,より実用的なアプローチを提供します.小型のInP,GaAsまたはGaNマートが,それらの材料の性質が測定可能な利点を提供する場合にのみ使用できます.300mmのシリコンインターポーザー高密度のインターコネクト,受動部品,シリコン経路,CMOSデバイスへの接続
この建築は,III-V材料の電気性能と,シリコン技術の製造規模と経路密度を組み合わせています.同じ基板に異なる模具を配置するよりもはるかに多くに依存します.
切片の厚さ,粘着パッドの共平面性,表面の平面性,挿入器の弓,配列の精度,熱膨張,熱除去は,すべて完成品の性能と信頼性に影響を与える.
シリコンCMOSは成熟した200mmと300mmの製造,高トランジスタ密度,比較的低生産コストを提供しています.デジタル論理,制御,校正,信号処理と多くの混合信号機能.
ミリメートル波およびサブテラヘルツ周波数では,シリコンはシステムのすべての部分で必要な加益,出力,騒音性能,効率の組み合わせを提供できない可能性があります.
III-V材料はこれらの性能のギャップを埋める.
論理,RF増幅器,スイッチ,光学ドライバ,および受動部品を 1 つの材料で製造しようとするのではなく,各機能は最も適切な技術に割り当てることができます.
典型的な異質系は以下のものを組み合わせる.
この機能的分離により,高価なIII-V材料の量を削減し,同時に各チップレットを最適化されたプロセスで製造することができます.
インディアム・フォスフィードは,特に100GHz以上で動作する回路に魅力的です. InPヘテロジャンクション双極トランジスタと高電子移動性トランジスタは,高いキャリア速度を提供することができます.非常に高い周波数で強い増幅と低騒音性能.
潜在的な InP チップレット機能には以下のものがある.
課題は InPウエーファーが シリコンウエーファーよりも小さく 脆く 高価だからです完成した InP ワッフルを小さな機能的なチップレットに変換することで,利用可能な材料をより効率的に利用できます.
ガリウムアルセニドは,マイクロ波およびRFデバイスのための確立された製造エコシステムを持っています.高周波性能,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波,高周波電波低騒音と信頼性の高い電源増幅が必要です.
GaAsのチプレットには以下のような機能があります
一般的に,GaAsは,シリコンベースのRF技術とより専門的なInPまたはGaNデバイスの間で性能とコストの位置を占めています.
ガリウムナイトライドは高分解場,高電源密度,高周波性能を組み合わせています要求された運用条件下で高い出力力を提供しなければならないRF電源増幅器のために特に価値があります.
GaN チプレット は,以下で使用できます.
濃縮された熱を生成し,慎重な熱設計が必要です. 基板の選択,バックサイド金属化とダイアセット構造は,達成可能な出力力と長期的信頼性に強く影響します..
シリコンインターポーザーとは,活性チップレットとパッケージ基板または印刷回路板の間に置かれた中間基板である.
基本的な機械式キャリアとは異なり,RFシリコンインターポーザーには以下の機能的な電気構造が含まれます.
300mmのシリコンプラットフォームを使用することで,これらの機能は先進的な半導体工場から派生した機器とプロセスで製造できます.
RFインターポーザーは,短距離接続でもシステムの性能に 大きく影響する周波数で,損失と寄生虫の振る舞いを制御する必要があります.介電性表面の荒さ,戻り路線,層間の移行はすべて考慮されなければならない.
最近の300mm RFインターポーザー開発では,325 GHzに拡張された動作と非常に低い挿入損失を持つInPチップレット統合が実証されています.これは,シリコンインターポーザーが 単なる受動チップキャリアではなく, システムレベルのアクティブ統合プラットフォームとして機能することを示しています.
III-Vウエファー領域は高価である.大型インダクタ,コンデンサまたは他の受動部品に使用すると,材料の主要な利点を利用することなくチップサイズを増加させることができます.
選択した受動関数をシリコンインターポーザーに移動すると,
高密度の埋め込みコンデンサは,地方電源供給と分離に特に重要です. Recent research on 300 mm RF silicon interposers has reported capacitance-density improvements of approximately 10 to 100 times compared with conventional capacitors integrated directly in some III-V processes.
介着器は中立な基板ではなく,電気設計の一部になります.
III-Vチップレットをシリコンインターポーザーに固定するためにいくつかの結合アプローチを検討することができます.
熱圧縮結合は,制御された熱と圧力を適用し,金属パッドまたはマイクロポンプ間の電気的および機械的な接続を形成する.
可能性のある金属工学分野は以下の通りである.
この方法は強い結合と細い相互接続ピッチを提供できますが,完全な温度と圧力サイクルがIII-Vダイとインターポーザースタックと互換的である必要があります.
フリップチップ結合は溶接微小パムで比較的成熟しており,溶接再流によって表面の高さの変動に対応できる.
しかし,溶接器の関節の寸法,金属間形成,流体残留,満たし不足の動作は制御する必要があります.溶接ボンプ幾何学も相互接続インダクタンスとインピーダンスの不連続性に貢献します.
直接の銅または金結合は,より細い相互接続ピッチとより短い電気経路をサポートすることができます.非常に清潔で滑らかでコプラナーな表面が必要です.
粒子やオキシド層や 地形は 完全に接触を妨げ 電気的に開いた 機械的に弱い関節を 作り出します
ハイブリッド結合は,同時に金属の相互接続と周囲の電解質表面を結合する.非常に細いピッチを達成することができますが,表面の平坦性,清潔性,並び方を厳格に制御する必要があります..
このプロセスは高密度の統合に魅力的ですが,III-Vチップレットによる異なる材料と機械的特性により,慎重なプロセス開発が必要です.
レーザーアシスタント結合は,ウェーファーとパッケージスタック全体を同じ温度に熱すのではなく,結合インターフェースに局所的な熱を供給します.
潜在的利点は以下の通りです.
2026年,imecは,300mm RF シリコンインターポーザーにIII-V チプレットのレーザー補助結合を報告し,配列精度は600nm未満,回転誤配度は0未満であった.43 台の装置を横切る 05 度RF測定により,組み立て後も性能が維持されたことが示された.
これらの結果は,生産の資格はまだ広範な信頼性,流出量および生産量評価を必要とするが,局所的な結合の可能性を示しています.
微細なピッチのチップレット結合は,交配表面が均等に接触することを要求します.もしチップレットまたはインターポーザーが十分に平らでない場合,いくつかの接続は正しく結合し,他の接続は開いているまままたは不十分な圧力を経験します..
重要な幾何学パラメータは以下のとおりである.
グローバル・ウエファー・ボウは,300mmのインターポーザー全体の曲率を記述する.ローカル・フラットネスは,個々のチップレットが占める領域内の小さな変化を記述する.
どちらも重要だ
ワッフルは,グローバル・ボウ仕様を満たすかもしれないが,小さなIII-Vダイを妨害するローカル・トポグラフィーを含んでいる.固有性のある粘着場は,完全なウエファーが粘着チャックに均等に保持できない場合,まだ処理が困難である可能性があります..
ボークとウォープは,インターポーザー製造プロセスのいくつかの部分によって生成される.
金属密度は可能な限り均等に分散されるべきである.インターポーザーの片側には銅が豊富で,もう片側には金属が少ないエリアがある場合,不均等なストレスを発生させ,局所的な歪みが生じる.
ワッフルの弓は,再配分層加工前,金属化後,薄化後,最終熱循環後を含むいくつかの段階で測定されるべきである.
電気経路長を短縮したり,熱性能を向上させたり,パッケージの高さの要件を満たすためにIII-Vチップレットが薄められる場合が多い.
しかし,薄いInPおよびGaAsマートズは脆弱である.磨削損傷,縁の切片および残留ストレスは,ピックアンドプレースおよび結合中にマートスの強さを低下させることがあります.
重要なチップレットパラメータは以下の通りである.
バックサイド・グライディングは,通常,ストレスの緩和プロセスが続く.材料と用途に応じて,これは,磨き,乾燥エッチング,湿気エッチングまたはプラズマ処理を含む可能性があります.
滑らかな裏面は金属粘着と熱接着を改善し,過度の荒さや汚染は熱耐性を高める可能性があります.
バンプピッチとパッドの寸法が縮小するにつれて,アライナメントは難しくなります.結合システムは以下を補償する必要があります.
アライナインメントマークは,以前の処理段階の後も目に見えるままで,地元の結合領域を正確に表現するように位置付けられるべきである.
RFデバイスでは,誤った配列は,開かれた接続のリスクを生み出すだけでなく, 相互接続の幾何学を変え,寄生容量も導入します.誘導性またはインピーダンスの不連続性.
これは特にミリ波周波数やサブテラヘルツ周波数において重要です
直接金属とハイブリッド結合には,非常に滑らかな表面が必要です.局所的な粒子や突出物が周囲の領域が結合するのを防ぐことができます.
汚染源には以下が含まれます.
表面の準備には,濡れ洗浄,プラズマ活性化,酸化除去,制御された乾燥が含まれます.
この処理は,薄い金属パッド,介電層,露出したIII-V表面を損傷することなく汚染を除去しなければならない.
粒子の検査は,挿入器と個々のチップレットの両方をカバーする必要があります. 清潔な挿入器のウエファーは,汚染された既知の良いマースを補償することはできません.
結合組成物は,異なる熱膨張係数を持つ材料を含んでいる.
室温の推定値には以下の値が含まれます.
| 材料 | 典型的なCTE |
|---|---|
| シリコン | 約2.6ppm/K |
| インディアム・フォスフィード | 約4.5ppm/K |
| ガリウムアルセニード | 約5.7ppm/K |
| ガリウムナイトリド | 約5−6ppm/K |
| 銅 | 約16~17ppm/K |
正確な値は温度,結晶の向き,材料の状態に依存する.
組み立てが加熱され冷却されると,材料は異なる量で膨張します.これはチプレット,ブンプ,アンダーフィール,インターポーザーにストレスを生み出します.
繰り返された熱循環は,以下に寄与します.
小型のチップレットでは,大きなIII-Vダイよりも全体の膨張不一致が少なくなります.これはチップレットアーキテクチャが機械的統合を改善する理由の一つです.細角関節は依然として高い局所的なストレスを経験することがあります.
3V・V・チプレットでは,同じ熱負荷を生成しない.
GaN RF パワーアンプは,高度に集中したホットスポットを作成することがあります. InPおよびGaAsデバイスは,特に加益,ノイズ,信頼性が安定している場合,ジャンクション温度にも敏感である可能性があります.
主な熱路は次の通りを通過することができる.
それぞれのインターフェースは 熱抵抗を加えます
密度の高い再配分層,介電層,熱を分散させるため,熱路を中断する可能性があります.
熱設計の選択肢には,次のものが含まれます.
正確な解決策は,電力の密度,容認可能な交差点温度,熱を横に散布するか,直ぐにチップレットの後部から除去するかによって異なります.
電気設計と熱設計は独立して最適化することはできません.
大型の地面平面は,RFの振る舞いを改善し,同時にストレスと熱の拡散も変化させることができる.厚いポリマー層はRF損失を軽減するが熱抵抗を増加させる.密度の高い金属構造は,寄生性結合を導入しながら,熱伝導を向上させることができる.
チップレット配置には,次のことが考慮されるべきです.
高功率のGaNチップレットは,熱結合を分析しない限り,熱感受性のあるInP受信機の隣に配置してはならない.
システムレベルでのシミュレーションは,インターポーザーレイアウトが完成する前に電磁,熱,機械モデルを組み合わせなければならない.
低補填は機械的ストレスを分散し,細いインターコネクションを保護しますが,その介電性および熱性特性はRF性能に影響を及ぼします.
重要な不充填パラメータは以下の通りである.
高周波では,信号ブンプの周りを満たさないと,地元の電磁環境が変化する.したがって,材料の選択はRFモデリングに含まれなければならない.
穴のない流れは,ボンプピッチが減少し,チップレット面積が増加するにつれて難しくなります.流体残留物または表面汚染は毛細血管の充填をさらに制限することができます.
簡素化されたIII-Vチップレット統合プロセスには,以下の要素が含まれます.
正確な順序は,溶接結合,熱圧縮,直接結合,ハイブリッド結合,レーザー補助結合を使用するかどうかに依存します.
推奨される検査方法は以下の通りです.
すべての欠陥を特定する単一の技術はない.例えば,X線画像は,バンプ幾何学を明らかにすることができるが,スキャン音声顕微鏡は,特定の空白と脱層を検出するのにより適している.
測定データと電気およびRFの結果が相関して,どの物理的欠陥が実際に装置の性能に影響を与えるかを特定する必要があります.
シリコンインターポーザーとIII-Vチップレットを購入する際には,以下を指定する必要があります.
RFシリコンインターポーザーのIII-Vチップレットでは,以下に対応できる:
同じ統合プラットフォームは,単一の単一プロセスですべての機能を再設計するのではなく,チップレットの組み合わせと配置を変更することで適応できます.
III-V材料は選択された機能では優れた性能を提供していますが,大型デジタルおよび受動回路ではシリコンよりも高価でスケーラブル性が低いものです.チプレットは,最も利益をもたらす地域のためにIII-V材料を予約します.
シリコンインターポーザーは,より細かなルーティング,より正確な幾何学,より小さな相互接続,統合された受動構造をサポートすることができます.これらの利点は非常に高い周波数で重要になります.
InPは超高周波および光電子機能に魅力的です.GaAsは成熟したRFパフォーマンスを提供します.GaNは,高い電源密度と分解強度が必要な場合に好ましいです.多くのシステムでは 1 つ以上の材料を使用することがあります.
細角粘着は,表面の清潔さ,局所的な平坦性,突起の共平面性,並び方,熱圧の同時制御を必要とする.任意の領域の障害は,生産量を低下させる可能性があります.
そうです. ダイ・トゥ・ワッファー統合の利点の一つは,より小さなInP,GaAs,GaNワッファーで製造されたチップレットが 300mmのシリコンプラットフォームに組み立てられるということです.
チペルトは異なる熱密度を生成し,熱は複数のインターフェースを通過しなければならない.RF最適化された介電体および相互接続構造も熱経路を制限する可能性がある.
300mm RF シリコンインターポーザーに III-V チップレットを統合することで,InPの高周波と高電力性能を組み合わせる実用的な方法が提供されます.シリコンCMOSの製造スケールでGaAsとGaN.
高価なIII-V材料の量を削減し インタポーザーに受動部品を移動し AIデータセンター,6G通信のための コンパクトなシステムを作り出すことができますレーダーと衛星アプリケーション.
しかし,異質な統合は,機械的および熱学的要求を強要します.
インターポーザーTTV,弓,局所平坦性,チップレット厚さ,パッドのコプラナリティ,並べ方精度が,細角の接続が信頼的に形成されるかどうかを決定します.熱膨張の差異は,結合と動作中にストレスを発生させる集中したIII-Vホットスポットでは,注意深く設計された熱除去経路が必要です.
電気,機械,熱の共同設計が必要です. 購入者は完全な材料スタックを定義する必要があります.チップレットとインターポーザー仕様を選択する前に結合プロセスと信頼性の目標.
工業が孤立したデモから 製造可能な異質なシステムへと 移行するにつれて 一貫したウエファー幾何学高度な粘着とウエファーレベルの計測は III-V 材料の性能と同じくらい重要になります.
english
français
Deutsch
Italiano
Русский
Español
português
Nederlandse
ελληνικά
日本語
한국
العربية
Türkçe
polski